日 PATENT OFFICE

JAPANESE GOVERNMENT

判紙添付の曹類に記載されている事項は下記の出願書類に記載されて 事項と同一であることを証明する。

us is to certify that the annexed is a true copy of the following application as filed this Office.

願年月日

of Application:

2000年 2月10日

cation Number:

特願2000-033929


人 ant (s):

富士フイルムマイクロデバイス株式会社 富士写真フイルム株式会社

2000年 7月21日

特 許 庁 長 官 Commissioner, Patent Office





特2000-033929

【書類名】

特許願

【整理番号】

DL2485

【提出日】

平成12年 2月10日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 31/00

【発明の名称】

固体撮像素子

【請求項の数】

18

【発明者】

【住所又は居所】

宮城県黒川郡大和町松坂平1丁目6番地 富士フイルム

マイクロデバイス株式会社内

【氏名】

鈴木 信雄

【発明者】

【住所又は居所】

宮城県黒川郡大和町松坂平1丁目6番地 富士フイルム

マイクロデバイス株式会社内

【氏名】

益金 和行

【特許出願人】

【識別番号】

391051588

【氏名又は名称】

富士フィルムマイクロデバイス株式会社

【代表者】

加藤 典彦

【特許出願人】

【識別番号】

000005201

【氏名又は名称】

富士写真フイルム株式会社

【代表者】

宗雪 雅幸

【代理人】

【識別番号】

100091340

【弁理士】

【氏名又は名称】

高橋 敬四郎

【電話番号】

03-3832-8095

【選任した代理人】

【識別番号】

100105887

【弁理士】

【氏名又は名称】 来山 幹雄

【電話番号】

03-3832-8095

【選任した代理人】

【識別番号】

100108394

【弁理士】

【氏名又は名称】 今村 健一

【電話番号】

03-3832-8095

【手数料の表示】

【予納台帳番号】

009852

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9913044

【包括委任状番号】

9913045

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

固体撮像素子

【特許請求の範囲】

【請求項1】 半導体基板の表面に複数行、複数列に亘って画素ずらし配置された多数個の光電変換素子と、

前記多数個の光電変換素子の各々に1個ずつ付設されたスイッチング回路部であって、各々が、対応する光電変換素子に蓄積された信号電荷量に応じた電気信号を発生することのできる出力用トランジスタを含むスイッチング回路部と、

前記複数の光電変換素子行の1行毎に該光電変換素子行に沿って1本ずつ配設 された行選択用信号配線であって、各々が、対応するスイッチング回路部それぞ れに前記電気信号の発生を制御する行選択信号を供給するために使用される行選 択用信号配線と、

前記複数の光電変換素子列の2列に1個ずつ配設されたアナログ/デジタル変 換部と、

前記各2列の光電変換素子列に対応するスイッチング回路部の前記出力用トランジスタの各々と、対応するアナログ/デジタル変換部とを接続する出力用信号 線と

を備えた固体撮像素子。

【請求項2】 前記出力用信号線の各々が、前記複数の光電変換素子列の1列 毎に該光電変換素子列に沿って1本ずつ配設され、

前記アナログ/デジタル変換部の各々が、前記出力用信号線の2本に1個ずつ 配設されている請求項1に記載の固体撮像素子。

【請求項3】 前記出力用信号線の各々が、前記複数の光電変換素子列の2列 毎に該2列の光電変換素子列の平面視上の間に1本ずつ配設され、

前記アナログ/デジタル変換部の各々が、前記出力用信号線の1本に1個ずつ 配設されている請求項1に記載の固体撮像素子。

【請求項4】 さらに、前記行選択用信号配線の各々に所定のタイミングで前記行選択信号を供給する第1の走査部を有する請求項1~請求項3のいずれかに記載の固体撮像素子。

【請求項5】 さらに、前記第1の走査部の動作を制御する第1の制御部を有する請求項4に記載の固体撮像素子。

【請求項6】 さらに、前記出力用トランジスタの各々に電気的に接続され、 該出力用トランジスタに電源電圧を供給するために使用される電源電圧供給配線 を有し、

前記出力用トランジスタの各々が、対応する光電変換素子に蓄積された信号電 荷量に応じた信号をその制御端子に受け、

前記所定個のスイッチング回路部の各々が、さらに、前記出力用トランジスタ に直列接続された行選択用トランジスタであって、前記行選択信号をその制御端 子に受ける行選択用トランジスタを含み、前記直列接続が、対応する出力用信号 線と前記電源電圧供給配線との間に接続されている請求項1~請求項5のいずれ かに記載の固体撮像素子。

【請求項7】 前記スイッチング回路部の各々が、さらに、対応する光電変換素子に電気的に接続されたリセットトランジスタであって、前記出力用トランジスタの制御端子と前記電源電圧供給配線との間に接続されたリセットトランジスタを含み、

さらに、前記複数の光電変換素子行の1行毎に該光電変換素子行に沿って1本ずつ配設されたリセット信号供給配線であって、各々が、対応するリセットトランジスタの制御端子に電気的に接続されたリセット信号供給配線を有する請求項1~請求項6のいずれかに記載の固体撮像素子。

【請求項8】 さらに、前記リセット信号供給配線の各々に所定のタイミングで前記リセットトランジスタ用の制御信号を供給する第2の走査部を有する請求項7に記載の固体撮像素子。

【請求項9】 さらに、前記第2の走査部の動作を制御する第2の制御部を有する請求項8に記載の固体撮像素子。

【請求項10】 前記スイッチング回路部の各々が、さらに、対応する光電変換素子に電気的に接続された転送用トランジスタであって、前記対応する光電変換素子と前記出力用トランジスタとの間に接続された転送用トランジスタを含み

さらに、前記複数の光電変換素子行の1行毎に該光電変換素子行に沿って1本ずつ配設された転送制御信号供給配線であって、各々が、対応する転送用トランジスタの制御端子に電気的に接続された転送制御信号供給配線を有する請求項1 ~請求項9のいずれかに記載の固体撮像素子。

【請求項11】 さらに、前記転送制御信号供給配線の各々に所定のタイミングで前記転送用トランジスタ用の制御信号を供給する第3の走査部を有する請求項10に記載の固体撮像素子。

【請求項12】 さらに、前記第3の走査部の動作を制御する第3の制御部を 有する請求項11に記載の固体撮像素子。

【請求項13】 前記アナログ/デジタル変換部の各々が、キャパシタを含むサンプル/ホールド回路部と、該サンプル/ホールド回路部からの出力を前記デジタル信号に変換するアナログ/デジタルコンバータとを含む請求項1~請求項12のいずれかに記載の固体撮像素子。

【請求項14】 前記アナログ/デジタルコンバータの各々が、

前記サンプル/ホールド回路部から出力される電圧値を基準電圧信号と比較する比較器であって、該比較器の外部から供給される前記基準電圧信号と前記サンプル/ホールド回路部から出力される電圧値とが交差した時点で制御動作信号を発生する比較器と、

前記制御動作信号とカウント信号とが供給されるラッチ回路であって、該ラッチ回路の外部から供給される前記カウント信号のカウント値を前記制御動作信号が供給された時点で保持すると共に、一致信号を出力するラッチ回路とを含む請求項13に記載の固体撮像素子。

【請求項15】 さらに、前記アナログ/デジタル変換部それぞれの動作を制御する第4の制御部を有する請求項1~請求項14のいずれかに記載の固体撮像素子。

【請求項16】 さらに、前記アナログ/デジタル変換部の各々から出力される前記デジタル信号を一時的に保持し、該デジタル信号の各々を外部に出力することのできるバッファメモリ部を有する請求項1~請求項15のいずれかに記載の固体撮像素子。

【請求項17】 さらに、前記バッファメモリ部の動作を制御する第5の制御部を有する請求項16に記載の固体撮像素子。

【請求項18】 さらに、前記多数個の光電変換素子それぞれの上方に1個ずっ配設された色フィルタと、

前記色フィルタそれぞれの上方に1個ずつ配設されたマイクロレンズと を有する請求項1~請求項17のいずれかに記載の固体撮像素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は固体撮像素子に係り、特に、アナログ/デジタルコンバータを備えた MOS型の固体撮像素子に関する。

[0002]

【従来の技術】

CCD(電荷結合素子)の量産技術が確立されて以来、CCD型固体撮像素子をライン・センサあるいはエリア・イメージセンサとして利用した機器が急速に普及している。

[0003]

その一方で、携帯用端末の普及に伴ってCCD型固体撮像素子よりも消費電力の小さいMOS型固体撮像素子、特に、アナログ/デジタル変換部(以下、「A/D変換部」と略記する。)を内蔵させることによって高性能化および低コスト化を図ったMOS型固体撮像素子の開発が進められている。A/D変換部は、例えばサンプル/ホールド回路部と、これに続くアナログ/デジタルコンバータ(以下、「A/Dコンバータ」と略記する。)とを含んで構成される。

[0004]

MOS型固体撮像素子は、半導体基板の一表面側に行列状に形成された多数個の光電変換素子(例えばフォトダイオード)、光電変換素子毎に付設されたスイッチング回路部、および光電変換素子列毎にスイッチング回路部とA/D変換部とを接続する出力用信号線を備えている。個々のスイッチング回路部は、出力用トランジスタを含む。この出力用トランジスタは、対応する光電変換素子に蓄積

された信号電荷量に応じた電気信号を、出力用信号線に発生させることができる 。出力用信号線は低抵抗であることが望まれ、通常、金属材料によって形成され る。

[0005]

A/D変換部を内蔵した従来のMOS型固体撮像素子では、出力用信号線それぞれの一端にA/D変換部が接続される。出力用トランジスタによって出力用信号線に発生した電気信号は、出力用信号線を介してA/D変換部に入力される。A/D変換部には、通常、アナログ電圧信号が入力される。A/D変換部は、入力されたアナログ電圧信号に応じたデジタル信号を例えばバッファメモリに出力する。

[0006]

出力用トランジスタによる電気信号の発生は、例えば光電変換素子行単位で制御される。この制御は、光電変換素子行単位で各スイッチング回路部の動作を制御することによって行うことができる。そのために、光電変換素子行毎に1本の行選択用信号配線が配設される。

[0007]

行選択用信号配線を介して、対応する各スイッチング回路部にその動作を制御 するための行選択信号が伝達される。

[0008]

行選択用信号配線の各々に所定のタイミングで行選択信号を供給する走査部が 、多くの場合、同一の半導体基板上に形成される。

[0009]

なお、本明細書でいう「光電変換素子列」とは、行列状に配置された「光電変換素子の並び」のうちで、出力信号線の延在方向に沿って配置されている「光電変換素子の並び」を指す。行列状に配置された「光電変換素子の並び」における「光電変換素子行」は、光電変換素子列方向に交差する方向に沿って配置されている「光電変換素子の並び」を指す。

[0010]

上述した走査部、A/D変換部、バッファメモリ等の動作は、制御部によって

制御される。この制御部は、多くの場合、同一の半導体基板上に形成される。

[0011]

A/D変換部を内蔵したMOS型固体撮像素子は、CCD型固体撮像素子に比べ、消費電力を例えば1/5~1/10程度にまで低下させることができる。

[0012]

【発明が解決しようとする課題】

固体撮像素子の解像度を向上させるうえからは、できるだけ多くの光電変換素子を高密度に形成することが好ましい。多数個の光電変換素子を1枚の半導体基板上に形成する場合、各画素あるいは光電変換素子を小型化して高密度に配置することによって、チップサイズを低下させることができる。それに伴って低コスト化を図ることもできる。

[0013]

しかしながら、半導体基板上での光電変換素子の集積度が高まれば高まる程、 光電変換素子行方向における光電変換素子配列のピッチが減少する。すなわち、 光電変換素子列同士のピッチが減少する。これに伴って、A/D変換部を内蔵し たMOS型固体撮像素子においては、A/D変換部同士のピッチも減少する。

[0014]

A/D変換部を内蔵した従来のMOS型固体撮像素子においては、光電変換素子列の1列毎に1本の出力用信号線が配設され、1本の出力用信号線に1個ずつA/D変換部が接続される。A/D変換部のサンプル/ホールド回路部は、アナログ電圧信号を安定に保持するために、電気容量が比較的大きいキャパシタ(コンデンサ)を備えている。

[0015]

例えば光電変換素子行方向の光電変換素子同士のピッチが4μm程度となるまで集積度を高めると、A/D変換部を形成する際に高度の微細加工技術が要求されるようになる。これに伴って、その製造コストが増大する。

[0016]

本発明の目的は、A/D変換部を内蔵したMOS型固体撮像素子であって、製造コストの増大を抑制しつつ光電変換素子の集積度を向上させることが容易なM

OS型固体撮像素子を提供することにある。

[0017]

【課題を解決するための手段】

本発明の一観点によれば、半導体基板の表面に複数行、複数列に亘って画素ずらし配置された多数個の光電変換素子と、前記多数個の光電変換素子の各々に1個ずつ付設されたスイッチング回路部であって、各々が、対応する光電変換素子に蓄積された信号電荷量に応じた電気信号を発生することのできる出力用トランジスタを含むスイッチング回路部と、前記複数の光電変換素子行の1行毎に該光電変換素子行に沿って1本ずつ配設された行選択用信号配線であって、各々が、対応するスイッチング回路部それぞれに前記電気信号の発生を制御する行選択信号を供給するために使用される行選択用信号配線と、前記複数の光電変換素子列の2列に1個ずつ配設されたアナログ/デジタル変換部と、前記各2列の光電変換素子列に対応するスイッチング回路部の前記出力用トランジスタの各々と、対応するアナログ/デジタル変換部とを接続する出力用信号線とを備えた固体撮像素子が提供される。

[0018]

多数個の光電変換素子を画素ずらし配置することにより、半導体基板上での光 電変換素子の実効的集積度を高めることができる。

[0019]

ここで、本明細書でいう「画素ずらし配置」とは、奇数番目に当たる光電変換素子列を構成する各光電変換素子に対し、偶数番目に当たる光電変換素子列を構成する光電変換素子の各々が、各光電変換素子列内での光電変換素子同士のピッチP₁ の約1/2、列方向にずれ、奇数番目に当たる光電変換素子行を構成する各光電変換素子に対し、偶数番目に当たる光電変換素子行を構成する光電変換素子の各々が、各光電変換素子行内での光電変換素子同士のピッチP₂ の約1/2、行方向にずれ、光電変換素子行の各々が奇数列または偶数列の光電変換素子のみを含む多数個の光電変換素子の配置を意味する。上記のピッチP₁ と上記のピッチP₂ とは同じ値であってもよいし、異なる値であってもよい。

[0020]

また、「光電変換素子同士のピッチ P_1 の約1/2」とは、 $P_1/2$ を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって $P_1/2$ からはずれてはいるものの、得られる固体撮像装置の性能およびその画像の画質からみて実質的に $P_1/2$ と同等とみなすことができる値をも含むものとする。本明細書でいう「光電変換素子同士のピッチ P_2 の約1/2」についても同様である。

[0021]

多数個の光電変換素子を画素ずらし配置した場合、1つの光電変換素子行は、 偶数列の光電変換素子のみ、または、奇数列の光電変換素子のみを含む。奇数列 の光電変換素子に対応する出力用トランジスタと、偶数列の光電変換素子に対応 する出力用トランジスタとは、異なるタイミングで出力用信号線に電気信号を発 生させる。

[0022]

したがって、光電変換素子列の2列に1個ずつA/D変換部を配設することにより、対応する出力用トランジスタが発生させた電気信号を個別に受け、対応するデジタル信号を発生させることができる。

[0023]

このとき、光電変換素子列の1列に1本ずつ当該光電変換素子列に沿って出力 用信号線を配設し、2本の出力用信号線に1個ずつA/D変換部を配設する。

[0024]

あるいは、光電変換素子列の2列毎に当該2列の光電変換素子列の平面視上の間に1本ずつ出力用信号線を配設し、これらの出力用信号線の1本に1個ずつA/D変換部を配設することもできる。これにより、出力用信号線の数を減少させることができる。

[0025]

いずれの場合も、A/D変換部の総数を従来の1/2に低下させることができる。その結果として、光電変換素子の実効的集積度を高めた場合であっても、高度な微細加工技術を用いることなくA/D変換部を形成することが可能になる。これに伴って、製造コストを抑制することが可能になる。

[0026]

【発明の実施の形態】

以下、実施例による固体撮像素子について図面を用いて説明する。

[0027]

まず、第1の実施例によるMOS型固体撮像素子について、図面を用いて説明する。

[0028]

図1 (a) は、第1の実施例によるMOS型固体撮像素子100を模式的に示す平面図である。同図に示すように、MOS型固体撮像素子100においては、半導体基板1の一表面側に、フォトダイオードからなる多数個の光電変換素子10が画素ずらし配置されている。図示の簡略化された構成においては、MOS型固体撮像素子100は、16行8列に亘って画素ずらし配置された計64個の光電変換素子10を有する。実際のMOS型固体撮像素子においては、光電変換素子の総数が例えば数10万~数100万に達する。

[0029]

半導体基板1がp型ウェルを備えたn型シリコン基板からなる場合、個々の光電変換素子10は、例えば、前記のp型ウェルの所定箇所にn型領域を形成することによって得ることができる。また、前記のn型領域の表面にp⁺型層を形成することにより、埋め込み型のフォトダイオードからなる光電変換素子10を得ることができる。

[0030]

光電変換素子10の各々は、読出しゲートとして利用される部分を除き、半導体基板1に形成されたp⁺型のチャンネルストップ領域により、または、半導体基板1に形成されたフィールド酸化膜により、平面視上取り囲まれる。なお、上記のp⁺型領域の不純物濃度は、p型ウェルの不純物濃度より高い。

[0031]

図1 (a) においては図示を省略したスイッチング回路部が、光電変換素子1 0の各々毎に付設されている。各スイッチング回路部は、対応する光電変換素子 10に蓄積された信号電荷量に応じた検出電気信号を発生することができる出力 用トランジスタを含む。

[0032]

図示を省略した行選択用信号配線が、光電変換素子行12の1行に1本ずつ配設される。個々の行選択用信号配線は、対応する光電変換素子行12に沿って延在する。各行選択用信号配線は、対応する光電変換素子行12中の光電変換素子10の各々とスイッチング回路部を介して電気的に接続される。これらの行選択用信号配線は、例えば電気絶縁層を介して半導体基板1上に形成される。

[0033]

1列の光電変換素子列11に1本ずつ、計8本の出力用信号線30が配設されている。各出力用信号線30は、対応する光電変換素子列に沿ってその左側(図1(a)中での左側)に延在する。

[0034]

個々の出力用信号線30は、対応する光電変換素子列11中の光電変換素子10の各々とスイッチング回路部を介して電気的に接続される。各スイッチング回路部中の出力用トランジスタは、対応する光電変換素子10に蓄積された信号電荷量に応じた検出電気信号を、対応する出力用信号線30に発生することができる。

[0035]

出力用信号線30は、低抵抗であることが望ましい。特に電流を流して出力を得る場合には、安定な出力を得るために、出力用信号線30を低抵抗にすることが望ましい。例えばアルミニウム、アルミニウム合金、銅、タングステン、タングステン合金、モリブデン、モリブデン合金等の金属材料によって出力用信号線30が形成される。

[0036]

金属製の出力用信号線30は、図示を省略した電気絶縁層を介して、半導体基板1上に設けられる。なお、半導体基板1内に導電層を形成し、基板上の導電層と併せて出力用信号線30を形成してもよい。

[0037]

図1 (a) においては、便宜上、各出力用信号線30を光電素子列11に沿っ

て直線的に描いている。しかしながら、後述するように、個々の出力用信号線3 0は蛇行させることができる。

[0038]

2本の出力用信号線30に1個ずつ、計4個のA/D変換部40が、半導体基板1上に配設されている。個々のA/D変換部40は、対応する2本の出力用信号線30それぞれに電気的に接続されている。

[0039]

各A/D変換部40は、A/Dコンバータ45を含んで構成される。例えばサンプル/ホールド回路部41が、個々のA/Dコンバータ45とこれに対応する2本の出力用信号線30との間に配設される。A/Dコンバータ45の各々は、対応する2本の出力用信号線30に発生した検出電気信号に応じたデジタル信号を順次発生し、出力する。

[0040]

多数の光電変換素子10が画素ずらし配置されていることから、1個のA/D 変換部40に対応する2本の出力用信号線30の各々に同時に検出電気信号が発 生することはない。1個のA/D変換部40に対応する2本の出力用信号線30 には、その時々で、どちらか一方にのみ検出電気信号が発生する。

[0041]

バッファメモリ部50が、例えばデジタルバスによって各A/D変換部40に接続される。このバッファメモリ部50は、例えばDRAM、SRAM等の半導体記憶素子を用いて構成することができる。

[0042]

バッファメモリ部50は、A/D変換部40(A/Dコンバータ45)の各々から出力されるデジタル信号を一時的に保持し、保持したデジタル信号の各々を外部に出力することができる。

[0043]

走査部60が、例えば半導体基板1における図1(a)中の左縁部に配設される。この走査部60は、図示を省略した行選択用信号配線の各々に所定のタイミングで行選択信号を供給する第1の走査部としての機能を有する。

[0044]

走査部60は、例えば、垂直ブランキング期間に制御部70から供給される制御信号を入力信号として受け水平同期パルスによりシフト動作するシフトレジスタと、シフトレジスタの各段の出力信号と水平ブランキング期間に制御部70から供給される制御信号を入力信号との論理積を行選択信号として供給する回路等を含んで構成される。

[0045]

制御部70が半導体基板1における図1(a)中の左下縁部に配設され、サンプル/ホールド回路部41、A/Dコンバータ45、バッファメモリ部50および走査部60に電気的に接続される。この制御部70は、第1の走査部の動作を制御する第1の制御部と、A/D変換部40の動作を制御する第4の制御部と、バッファメモリ部50の動作を制御する第5の制御部とを兼ねる。

[0046]

制御部70は、例えばクロックカウンタ、基準電圧発生回路、クロック発生回路、垂直・水平同期パルス発生回路、各種制御信号発生回路等を含んで構成される。

[0047]

図1 (b)は、図1 (a)において図示を省略したスイッチング回路部20の 1個を示す概念図である。

[0048]

スイッチング回路部20の各々は、対応する光電変換素子10および対応する 出力用信号線30に電気的に接続される。また、図1(a)においては図示を省 略した行選択用信号配線25とも電気的に接続される。

[0049]

各行選択用信号配線25は、例えばポリシリコン、ポリサイド(ポリシリコンとシリサイドとの積層)、タングステン、タングステン合金、モリブデン、モリブデン合金等の導電性材料によって形成される。

[0050]

スイッチング回路部20は、出力用トランジスタ21を含む。スイッチング回

路部20には、第1の走査部としての機能を有する走査部60や別チップ上に形成された第1の走査部等から、所定のタイミングで行選択用信号配線25を介して行選択信号が供給される。行選択信号が供給されたスイッチング回路部20中の出力用トランジスタ21は、対応する光電変換素子10に蓄積されている信号電荷量に応じた検出電気信号を出力用信号線30に発生することができる。

[0051]

このようなスイッチング回路部20の構成は、特に限定されるものではない。 例えば、光電変換素子10を出力用トランジスタ21の出力用電流端子に接続す ることも可能である。

[0052]

例えば、行選択用トランジスタが、出力用トランジスタ21とこれに対応する 出力用信号線30との間に直列接続される。行選択用トランジスタは、対応する 出力用信号線30に出力用トランジスタが検出電気信号を発生させるのを制御す る。このとき、対応する行選択用信号配線25は、行選択用トランジスタの制御 端子に電気的に接続される。また、出力用トランジスタ21は、対応する光電変 換素子10に蓄積された信号電荷量に応じた信号をその制御端子に受け、残りの 電流端子(ドレイン)には電源電圧が供給される。

[0053]

例えば、リセットトランジスタが、光電変換素子10に付設される。リセットトランジスタは、検出電気信号を発生させ終えた光電変換素子10に蓄積されている信号電荷を、例えば電源電圧供給配線に排出する動作を制御する。そのために、リセットトランジスタの制御端子は、リセット信号供給配線に電気的に接続される。リセット信号供給配線は、対応するリセットトランジスタに所定のタイミングでリセット信号を供給する。リセットトランジスタは、リセット信号が入力されるとオンになり、対応する光電変換素子10から例えば電源電圧供給配線に信号電荷を排出することを可能にする。

[0054]

例えば、転送用トランジスタが、光電変換素子10に付設される。転送用トランジスタは、対応する光電変換素子10と出力用トランジスタ21との間に接続

されて、光電変換素子10から出力用トランジスタ21の制御端子への信号の供給を制御する。そのために、転送用トランジスタの制御端子は、転送制御信号供給配線に電気的に接続される。転送制御信号供給配線は、対応する転送用トランジスタに所定のタイミングで転送制御信号を供給する。転送用トランジスタは、転送制御信号が入力されるとオンになり、対応する光電変換素子10から出力用トランジスタ21への信号の供給を可能にする。

[0055]

図2は、MOS型固体撮像素子100において光電変換素子10の各々に付設されるスイッチング回路部20の一例を示す等価回路図である。同図に示した構成要素のうちで既に図1(a)または図1(b)に示したものについては、図1(a)または図1(b)で用いた符号と同じ符号を付してその説明を省略する。

[0056]

図2に示したスイッチング回路部20の各々は、出力用トランジスタ21と、 行選択用トランジスタ22と、リセットトランジスタ23とを1個ずつ含んで構 成されている。これらのトランジスタは、例えばMOSトランジスタからなる。

[0057]

出力用トランジスタ21の各々の制御端子(ゲート)は、対応する光電変換素子10に電気的に接続されている。また、出力用トランジスタ21の各々のドレインは、対応する電源電圧供給配線31と電気的に接続されている。

[0058]

電源電圧供給配線31は、光電変換素子列11の1列に1本ずつ配設されている。個々の電源電圧供給配線31は、対応する光電変換素子列11の左側(図2中での左側)に沿って延在する。電源電圧が、各電源電圧供給配線31に供給される。

[0059]

各電源電圧供給配線31は、出力用信号線30と同様に、例えばアルミニウム、アルミニウム合金、銅、タングステン、タングステン合金、モリブデン、モリブデン合金等の金属材料によって形成される。

[0060]

行選択用トランジスタ22の各々は、対応する出力用トランジスタ21に直列接続され、電源電圧供給配線31と出力用トランジスタ21との間に接続されている。各行選択用トランジスタ22の制御端子(ゲート)は、所定の行選択用信号配線25に電気的に接続されている。構造的には、行選択用信号配線25の一部が行選択用トランジスタ22のゲート電極を兼ねていてもよい。

[0061]

個々の行選択用トランジスタ22は、対応する行選択用信号配線25からの行選択信号により、オン/オフ制御される。行選択用トランジスタ22がオンになると、対応する出力用トランジスタ21が、光電変換素子10に蓄積されている信号電荷量に応じた検出電気信号を出力用信号線30に発生させる。

[0062]

リセットトランジスタ23の各々は、電源電圧供給配線31と光電変換素子10との間にあって、対応する出力用トランジスタ21の制御端子と電源電圧供給配線31との間に接続されている。各リセットトランジスタ22の制御端子(ゲート)は、所定のリセット信号供給配線32に電気的に接続されている。構造的には、リセット信号供給配線32の一部がリセットトランジスタ22のゲート電極を兼ねていてもよい。

[0063]

リセット信号供給配線32は、光電変換素子行12の1行に1本ずつ配設されている。個々のリセット信号供給配線32は、対応する光電変換素子行12の上側(図2中での上側)に沿って延在する。

[0064]

リセット信号供給配線32の各々は、第2の走査部から所定のタイミングで供給されるリセット信号を、対応するリセットトランジスタ23の各々に伝達する。例えば、図1(a)に示した走査部60が第2の走査部を兼ねる。第2の走査部の動作は、第2の制御部によって制御される。例えば、図1(a)に示した制御部70が第2の制御部を兼ねる。

[0065]

各リセット信号供給配線32は、例えばポリシリコン、ポリサイド、タングス

テン、タングステン合金、モリブデン、モリブデン合金等の導電性材料によって 形成される。

[0066]

各リセットトランジスタ23は、対応するリセット信号供給配線32からのリセット信号により、オン/オフ制御される。リセットトランジスタ23がオンになると、対応する光電変換素子10に蓄積されている信号電荷が、対応する電源電圧供給配線31に排出される。

[0067]

図3は、光電変換素子10と、これに付設されているスイッチング回路部20 との平面配置の一例を示す概略図である。同図に示した構成要素のうちで既に図 2に示したものについては、図2で用いた符号と同じ符号を付してその説明を省 略する。

[0068]

図3に示したように、出力用トランジスタ21は、例えば半導体基板1 (図1 (a) 参照)上に形成されたゲート電極21aと、ゲート電極21aの両側に形成された不純物拡散領域(n型領域)21b、21cとを含んで構成される。

[0069]

不純物拡散領域(n型領域)21bの一端は、電源電圧供給配線31の所定箇所と平面視上交差し、ここにおいて電源電圧供給配線31と電気的に接続されている。不純物拡散領域(n型領域)21cの一端は、平面視上、行選択用信号配線25の所定箇所において、その線幅方向の縁部に達している。

[0070]

ゲート電極21 a は、例えば、半導体基板1を熱酸化して得られた電気絶縁膜上に設けられたポリシリコン層で形成される。このゲート電極21 a は、例えば金属配線21 d によって光電変換素子10に電気的に接続される。金属配線21 d は、図示を省略した電気絶縁層を介して半導体基板1上に形成される。

[0071]

金属配線21dとゲート電極21aとは、結線部を除いて、電気絶縁層によって互いに絶縁されている。金属配線21dと光電変換素子10とについても同様

である。

[0072]

図3中に示した、矩形とその中の×印とからなる記号は、コンタクト領域を示す。

[0073]

図3に示したように、行選択用トランジスタ22は、例えば行選択用信号配線25の所定箇所からなるゲート電極22aと、ゲート電極22aの両側に形成された不純物拡散領域(n型領域)21c、22bとを含んで構成される。図示を省略した電気絶縁膜が、行選択用信号配線25と半導体基板1との間に介在する。不純物拡散領域(n型領域)22bの一端は、出力用信号線30の所定箇所と平面視上交差し、ここにおいて出力用信号線30と電気的に接続されている。

[0074]

行選択用信号配線25と出力用信号線30との平面視上の交差部においては、例えば行選択用信号配線25よりも出力用信号線30の方が半導体基板1からみて上方に形成される。行選択用信号配線25と出力用信号線30とは、図示を省略した電気絶縁層によって互いに絶縁されている。

[0075]

図3に示したように、リセットトランジスタ23は、例えばリセット信号供給配線32の所定箇所からなるゲート電極23aと、このゲート電極23aの両側に形成された不純物拡散領域(n型領域)23b、23cとを含んで構成される。図示を省略した電気絶縁膜が、リセット信号供給配線32と半導体基板1との間に介在する。

[0076]

不純物拡散領域(n型領域)23bの一端は、電源電圧供給配線31の所定箇所と平面視上交差し、ここにおいて電源電圧供給配線31と電気的に接続されている。不純物拡散領域(n型領域)23cの一端は、光電変換素子10の所定箇所と平面視上交差し、ここにおいて光電変換素子10と電気的に接続されている

[0077]

リセット信号供給配線32と電源電圧供給配線31との平面視上の交差部においては、例えばリセット信号供給配線32よりも電源電圧供給配線31の方が半導体基板1からみて上方に形成される。同様に、リセット信号供給配線32と出力用信号線30との平面視上の交差部においては、例えばリセット信号供給配線32よりも出力用信号線30の方が半導体基板1からみて上方に形成される。

[0078]

出力用信号線30と電源電圧供給配線31とは、半導体基板1からみてどちらかを他方の上方に形成してもよいし、両者を同一の電気絶縁層上に形成してもよい。

[0079]

リセット信号供給配線32、電源電圧供給配線31、出力用信号線30および 行選択用信号配線25は、図示を省略した電気絶縁層によって互いに絶縁されて いる。

[0800]

出力用信号線30および電源電圧供給配線31は、平面視上、対応する光電変換素子列11(図1(a)参照)に沿って図2に示したように蛇行させることができる。出力用信号線30および電源電圧供給配線31はそれぞれ金属材料によって形成されるので、蛇行させることによってその長さがある程度長くなっても、実用上大きな障害とはならない。

[0081]

光電変換素子10およびその周辺を含む八角形の領域を想定すると、1列の光電変換素子列11(図1(a)参照)は、計8個の八角形が所定の間隔をあけながら一定のピッチで同じ向きに配列されたものとみなすことができる。1つの光電変換素子列11に対応する出力用信号線30および電源電圧供給配線31は、平面視上、前記八角形それぞれの辺に沿って光電変換素子列11の左側を蛇行しつつ延在させることができる。このとき、列方向に相隣る2つの八角形を分離している領域においては、平面視上、光電変換素子列11の延在方向(列方向)に沿って出力用信号線30および電源電圧供給配線31を延在させることができる。なお、前記の八角形は、光電変換素子列11の延在方向に平行な2つの辺と光

電変換素子行12の延在方向に平行な2つの辺とを有し、かつ、全ての内角が鈍 角からなる八角形であるものとする。

[0082]

同様に、行選択用信号配線25およびリセット信号供給配線32は、平面視上、対応する光電変換素子行12(図1(a)参照)に沿って蛇行させることができる。

[0083]

図2に示した等価回路における行選択用信号配線25の形状は、作図の便宜上、図3に示した行選択用信号配線25の平面視上の形状と異なっている。同様に、図2に示したリセット信号供給配線32の形状は、作図の便宜上、図3に示したリセット信号供給配線32の平面視上の形状と異なっている。

[0084]

行選択用信号配線25およびリセット信号供給配線32それぞれの平面視上の 形状をどのような形状にするかは、適宜選択可能である。出力用信号線30およ び電源電圧供給配線31それぞれの平面視上の形状についても同様である。

[0085]

出力用信号線30および電源電圧供給配線31それぞれの平面視上の形状を蛇 行形状とする場合、その形状は上述の形状に限定されるものではない。上記の八 角形に代えて他の形状、例えば矩形、五角形、六角形、円形、楕円形を想定して もよい。また、想定した形状の辺に沿って出力用信号線30および電源電圧供給 配線31それぞれを必ず蛇行させなければならないというものでもない。

[0086]

本実施例のMOS型固体撮像素子100においては、光電変換素子10の各々が光電変換することによって、この光電変換素子10に信号電荷が蓄積される。 光電変換素子10に信号電荷が蓄積されると、対応する出力用トランジスタ21 のゲート電極21aに、蓄積された信号電荷量に応じた信号(電圧)が供給される。出力用トランジスタ21の抵抗値が変化する。

[0087]

走査部60によって所定の行選択用信号配線25に行選択信号が供給されると

、この行選択用信号配線25に電気的に接続されている行選択用トランジスタ22の各々がオンになる。その結果として、対応する出力用トランジスタ21の各々が一斉に、電源電圧供給配線31と対応する出力用信号線30との間に接続される。出力用信号線30には、後述する負荷トランジスタ35が接続されている。出力用トランジスタ21と負荷トランジスタ35との抵抗に応じた電圧が、出力用信号線30に発生する。

[0088]

A/D変換部40は、出力用信号線30に発生した検出電気信号に応じたデジタル信号を発生し、このデジタル信号をバッファメモリ部50に出力する。

[0089]

図4は、図1 (a) に示したA/D変換部40の1個、および、バッファメモリ部50の一部を示す概略図である。

[0090]

前述したように、図示のA/D変換部40の各々は、A/Dコンバータ45と、これに対応する2本の出力用信号線30との間に配設されたサンプル/ホールド回路部41とを有する。

[0091]

図示の構成においては、2本の出力用信号線30の各々がその一端において1本の配線に共通接続され、1個のA/D変換部40に電気的に接続されている。1個の負荷トランジスタ35が、共通配線に接続されている。

[0092]

光電変換素子10に蓄積されている信号電荷量に応じて出力用トランジスタ21(図2または図3参照)が抵抗を変化させると、これに応じた検出電気信号(アナログ電圧信号)が出力用信号線30と負荷トランジスタ35との接続点に発生する。

[0093]

1行の光電変換素子行12は、偶数列または奇数列の光電変換素子10のみを含む。したがって、負荷トランジスタ35の各々は、奇数列の光電変換素子列1 1に対応する1本の出力用信号線30と、偶数列の光電変換素子列11に対応す る1本の出力用信号線30とに電気的に接続される。1個の負荷トランジスタ3 5に異なる2個のスイッチング回路部20が同時に接続されることはない。

[0094]

負荷トランジスタ35 (出力用信号線30) に発生したアナログ電圧信号は、 対応するA/D変換部40のサンプル/ホールド回路部41に供給される。

[0095]

サンプル/ホールド回路部41は、例えば、サンプル用トランジスタ42と、 その出力側に電気的に接続されたキャパシタ(コンデンサ)43とを含む。

[0096]

サンプル信号供給配線44が、サンプル用トランジスタ42の制御端子(ゲート)に接続される。サンプル用トランジスタ42の動作は、第4の制御部を兼ねている制御部70(図1(a)参照)からサンプル信号供給配線44を介して供給されるサンプル制御信号によって制御される。

[0097]

サンプル制御信号によってサンプル用トランジスタ42がオンすると、アナログ電圧信号がキャパシタ(コンデンサ)43に供給(サンプル)される。その後、サンプル用トランジスタ42がオフされると、キャパシタ(コンデンサ)43は電気的に分離され、サンプルした電圧を保持する(ホールド)。例えば光電変換素子10が入射光強度に応じて電子を蓄積する場合、キャパシタ(コンデンサ)43にホールドされる電圧は、入射光強度が強い程低い電圧となる。

[0098]

A/Dコンバータ45は、例えば、比較器46とラッチ回路47とを含む。例えば、一定の勾配で低下する鋸歯電圧波形からなる基準電圧信号が、第4の制御部を兼ねている制御部70(図1(a)参照)から基準電圧信号供給配線48を介して比較器46の一方の入力に供給される。キャパシタ(コンデンサ)43にホールドされているアナログ電圧信号(以下、「電圧I」という。)が比較器46の他方の入力に供給される。比較器46は、基準電圧信号の値と電圧Iの値とを比較し、電圧Iの値が基準電圧信号の値と交差した時点でラッチ回路47に制御動作信号を出力する。

[0099]

カウント信号が、第4の制御部を兼ねている制御部70(図1(a)参照)からカウント信号供給配線49を介してラッチ回路47に供給される。

[0100]

ラッチ回路47は、カウント信号のカウント値を、比較器46から制御動作信号が供給された時点で保持する。保持されたカウント値は、サンプル/ホールド回路部41に供給されたアナログ電圧信号に相当し、したがって光電変換素子10に蓄積された信号電荷の量をデジタル信号に変換したものに相当する。ラッチ回路47は、このカウント値をバッファメモリ部50に出力する。

[0101]

制御信号が、第5の制御部を兼ねている制御部70(図1(a)参照)から制御信号供給配線51を介してバッファメモリ部50に供給される。ラッチ回路47から入力されたカウント値は、バッファメモリ部50に供給された制御信号に基づいて、バッファメモリ部50中の所定のメモリ52に記憶される。

[0102]

メモリ52に記憶されたカウント値は、制御部70(図1(a)参照)から制御信号供給配線51を介して供給される他の制御信号に基づいて、デジタル出力バス53へ出力される。

[0103]

図5を参照して、上述したMOS型固体撮像素子100の動作例を説明する。なお、便宜上、各光電変換素子行を、A/D変換部40に近い順に第1光電変換素子行、第2光電変換素子行、……第15光電変換素子行、第16光電変換素子行と呼ぶものとする。また、第n(nは1~16の整数)光電変換素子行を構成している各光電変換素子を第n行の光電変換素子と呼び、第n(nは1~16の整数)光電変換素子行に対応する行選択用信号配線を第n行選択用信号配線と呼び、第n(nは1~16の整数)光電変換素子行に対応するり選択用信号配線を第n行選択用信号配線と呼ぶものとする。

[0104]

まず、水平同期パルスHDによって画定される水平ブランキング期間に入ると

、制御部70が所定の制御信号を走査部60に供給する。走査部60は、この制御信号によって、第n行選択用信号配線25に行選択信号RW_nを供給する。第n行選択用信号配線25に電気的に接続されている各行選択用トランジスタ22がオンされる。第n行の光電変換素子10の蓄積電圧をゲートに受けている出力用トランジスタ21が、電源電圧供給配線31と出力用信号線30との間に接続される。第n行の光電変換素子10の各々に蓄積されている信号電荷量に応じた検出電気信号が、対応する出力用信号線30の各々に発生する。

[0105]

第(n-1)行の光電変換素子10からの検出電気信号に基づいたカウント値がラッチ回路47に保持されている場合には、行選択信号 RW_n の供給に先だって、次の動作が行われる。すなわち、制御部70が所定の制御信号を制御信号供給配線51に供給し、これによって、ラッチ回路47に保持されているカウント値をメモリ52に記憶させる。

[0106]

第n行の光電変換素子10の各々に蓄積されている信号電荷量に応じた検出電気信号が対応する出力用信号線30に発生すると、出力用信号線30と負荷トランジスタ35との接続点に、検出電気信号に応じたアナログ電圧信号が発生する。これらのアナログ電圧信号のそれぞれは、負荷トランジスタ35に対応するA/D変換部40のサンプル/ホールド回路部41に供給される。

[0107]

制御部70は、第n行選択用信号配線25に行選択信号RW $_n$ が供給されている期間内に、サンプル信号供給配線44にサンプル制御信号SHを供給する。サンプル制御信号SHがハイの時、各サンプル用トランジスタ42がオンされ、対応するキャパシタ(コンデンサ)43の各々にアナログ電圧信号がサンプルされる。サンプル制御信号SHがローに戻ると、各サンプル用トランジスタ42がオフされ、キャパシタ(コンデンサ)43の各々はサンプルしたアナログ電圧信号をホールドする。

[0108]

サンプル制御信号SHの供給後、制御部70は、第nリセット信号供給配線3

2にリセット信号RS_n を供給するように走査部 60 を制御する。第nリセット信号供給配線 32 に接続されている第n行のリセットトランジスタ 23 の各々がオンされる。第n行の光電変換素子 10 の各々に蓄積されている信号電荷が、対応する電源電圧供給配線 31 に排出される。信号電荷を排出し終えた第n行の光電変換素子 10 の各々は、リセット信号RS_n がローに戻った後、次の信号電荷の蓄積を開始することができる。

[0109]

制御部70は、上記の水平ブランキング期間が終了した後に、制御信号供給配線51を介して所定の制御信号をバッファメモリ部50に供給する。バッファメモリ部50は、この制御信号によって、各メモリ52に記憶していたカウント値、すなわち、第(n-1)行の光電変換素子10からの検出電気信号に基づいたカウント値を、デジタル出力バス53に出力された各カウント値は、第(n-1)行の光電変換素子10それぞれからのデジタル画像データとして、外部に出力される。

[0110]

制御部70内のクロックカウンタが、水平ブランキング期間が終了した後の所定の時刻T₁ においてカウントを開始する。制御部70は、このカウント信号をカウント信号供給配線49を介して各ラッチ回路47に供給する。また、制御部70内の基準電圧発生回路から発生する基準電圧信号RVの信号レベルが、上記の時刻T₁ から一定の勾配で低下し始める。すなわち、一定の勾配で低下する鋸歯状電圧波形を発生する。基準電圧信号RVは、基準電圧信号供給配線48を介して各比較器46に供給される。クロックカウンタのカウント動作と基準電圧信号RVの信号レベルの低下とは、所定の時刻T₄ まで続く。なお、基準電圧信号RVは、一定の勾配で上昇する鋸歯状電圧波形でもよい。カウント値によって電圧が同定できればよい。

[0111]

第n行の光電変換素子10に蓄積されている信号電荷量に応じたアナログ電圧信号がキャパシタ(コンデンサ)43に保持されると、このアナログ電圧信号に応じた電圧Iが、対応する比較器46に供給される。

[0112]

比較器46は、基準電圧信号RVの値と電圧Iの値とを比較し、電圧Iの値が 基準電圧信号RVの値と交差した時点で、対応するラッチ回路47に制御動作信 号を出力する。

[0113]

ラッチ回路47は、カウント信号供給配線49を介して供給されるカウント信号のカウント値を、比較器46から制御動作信号が供給された時点で保持する。 ラッチ回路47に保持されたカウント値は、第n行の光電変換素子10に蓄積された信号電荷の量をデジタル信号(デジタル画像データ)に変換したものに相当する。

[0114]

例えば図5に示した時刻T₂ において比較器46がラッチ回路47に制御動作信号を出力すると、ラッチ回路47が保持するカウント値は比較的小さくなる。このカウント値は、MOS型固体撮像素子100が白黒撮像用の固体撮像素子である場合、例えば暗い灰色を表すデジタル信号となる。また、例えば図5に示した時刻T₃ において比較器46がラッチ回路47に制御動作信号を出力すると、ラッチ回路47が保持するカウント値は比較的大きくなる。このカウント値は、MOS型固体撮像素子100が白黒撮像用の固体撮像素子である場合、例えば明るい灰色を表すデジタル信号となる。

[0115]

この後、水平同期パルスHDによって次の水平ブランキング期間が画定されて、第(n+1)行選択用信号配線25に行選択信号RW_{n+1}が供給される。上記と同様の動作が行われて、まず、第n行光電変換素子10の各々に蓄積された信号電荷量に応じたカウント値(デジタル画像データ)が各ラッチ回路47からバッファメモリ部50へ出力される。この後、各第(n+1)行光電変換素子10に蓄積された信号電荷の量に応じたカウント値が、対応するラッチ回路47に保持される。

[0116]

1 画面分のデジタル信号(デジタル画像データ)が得られるまで、水平ブラン

キング期間が繰り返し画定され、上述した動作と同様の動作が行われる。

[0117]

順次走査用のデジタル画像データは、第1光電変換素子行から昇順で順次、または、第16光電変換素子行から降順で順次、上述した動作を行うことによって得られる。

[0118]

インターレース走査用のデジタル画像データを得るにあたっては、まず、第1フィールドと第2フィールドを適宜選定する。例えば、第1、2、5、6、9、10、13および14光電変換素子行を第1フィールドの光電変換素子行とし、第3、4、7、8、11、12、15および16光電変換素子行を第2フィールドの光電変換素子行として選定することができる。選定した各フィールド毎に、昇順または降順で上述した動作を行うことにより、インターレース走査用のデジタル画像データを得ることができる。

[0119]

高速間引き走査用のデジタル画像データを得るにあたっては、まず、所望の数の光電変換素子行を選定する。光電変換素子列の方向に1/4に間引いたデジタル画像データを得る際には、例えば、(1) 第1、2、9および10光電変換素子行、(2) 第3、4、11および12光電変換素子行、(3) 第5、6、13および14光電変換素子行、または、(4) 第7、8、15および16光電変換素子行を選定することができる。選定した各光電変換素子行に対して昇順または降順で上述した動作を行うことにより、高速間引き走査用のデジタル画像データを得ることができる。

[0120]

次に、第1の実施例の変形例によるMOS型固体撮像素子について図6を用いて説明する。

[0121]

図6は、本変形例によるMOS型固体撮像素子100aにおいて光電変換素子10に付設されるスイッチング回路部20の一例を示す等価回路図である。

[0122]

同図に示したように、MOS型固体撮像素子100aにおいては、電源電圧供給配線31が、光電変換素子行12の1行毎にこの光電変換素子行12に沿って1本ずつ配設されている。この点以外は、第1の実施例のMOS型固体撮像素子100と同様である。

[0123]

このため、MOS型固体撮像素子100aについては、スイッチング回路部20aの等価回路図を概略的に図6に示し、他の箇所の図示を省略する。図6に示した構成要素のうちで既に図1(a)または図2に示したものについては、図1(a)または図2で用いた符号と同じ符号を付してその説明を省略する。

[0124]

MOS型固体撮像素子100aは、出力用信号線30と電源電圧供給配線31 とを交差させて配置するため、別の配線層を必要とする。

[0125]

しかしながら、MOS型固体撮像素子100aの動作自体は第1の実施例のMOS型固体撮像素子100と同様である。したがって、その動作については説明を省略する。

[0126]

次に、第1の実施例の他の変形例によるMOS型固体撮像素子について図7を 用いて説明する。

[0127]

図7は、本変形例によるMOS型固体撮像素子100bにおいて光電変換素子10に付設されるスイッチング回路部20の一例を概略的に示す等価回路図である。

[0128]

同図に示したように、MOS型固体撮像素子100bにおいては、電源電圧供 給配線31に行選択用トランジスタ22が接続され、出力用トランジスタ21は 行選択用トランジスタ22と出力用信号線30との間に接続されている。行選択 用信号配線25は、光電変換素子行の1行毎にこの光電変換素子行に沿ってその 上側(図中での上側)に1本ずつ配設されている。これらの点以外は、第1の実 施例のMOS型固体撮像素子100と同様である。

[0129]

このため、MOS型固体撮像素子100aについては、スイッチング回路部20の等価回路図を概略的に図7に示し、他の箇所の図示を省略する。図7に示した構成要素のうちで既に図1(a)または図2に示したものについては、図1(a)または図2で用いた符号と同じ符号を付してその説明を省略する。

[0130]

MOS型固体撮像素子100bの動作自体は、第1の実施例のMOS型固体撮像素子100と同様である。したがって、その動作については説明を省略する。

[0131]

次に、第1の実施例の更に他の変形例によるMOS型固体撮像素子について図 8(a)を用いて説明する。

[0132]

図8(a)は、本変形例によるMOS型固体撮像素子100cにおいて光電変換素子10に付設されるスイッチング回路部20aの一例を概略的に示す等価回路図である。

[0133]

同図に示したように、MOS型固体撮像素子100cにおいては、1つのスイッチング回路部20aが出力用トランジスタ21、行選択用トランジスタ22、リセットトランジスタ23および転送用トランジスタ24の計4個のトランジスタを含む。電源電圧供給配線31が、光電変換素子行の1行毎にこの光電変換素子行に沿って1本ずつ配設されている。また、転送信号供給配線33が、光電変換素子行の1行毎にこの光電変換素子行に沿って1本ずつ配設されている。

[0134]

各転送用トランジスタ24は、対応する光電変換素子10と出力用トランジスタ21とに接続されている。これらの転送用トランジスタ24の制御端子(ゲート)は、対応する転送信号供給配線33に電気的に接続されている。

[0135]

転送用トランジスタ24の各々は、例えばMOSトランジスタからなる。転送

28

信号供給配線33の各々は、例えばポリシリコン、ポリサイド、アルミニウム、 タングステン、タングステン合金、モリブデン、モリブデン合金等の導電性材料 によって形成される。

[0136]

各転送信号供給配線33は、第3の走査部に電気的に接続されている。第3の 走査部は、転送信号供給配線33の各々に所定のタイミングで転送信号を供給す る。図1(a)に示した走査部60は、第3の走査部を兼ねることができる。

[0137]

第3の走査部の動作を制御する第3の制御部が配設される。図1 (a) に示した制御部70は、第3の制御部を兼ねることができる。

[0138]

上述した点を除けば、MOS型固体撮像素子100cの構成は、第1の実施例のMOS型固体撮像素子100の構成と同様である。

[0139]

このため、MOS型固体撮像素子100cについては、スイッチング回路部20aの等価回路図を概略的に図8(a)に示し、他の箇所の図示を省略する。図8(a)に示した構成要素のうちで既に図1(a)または図2に示したものについては、スイッチング回路部20aを除いて図1(a)または図2で用いた符号と同じ符号を付し、その説明を省略する。

[0140]

転送用トランジスタ24に転送信号が供給されると、転送用トランジスタ24 がオンされ、光電変換素子10に蓄積されている信号電荷量に応じた信号が出力 用トランジスタ21の制御端子(ゲート)に供給される。

[0141]

転送用トランジスタ24に供給される転送信号は、水平ブランキング期間内の 所定の時期、例えば、対応する行選択用トランジスタ22に行選択用信号を供給 する時期、に同期して供給される。

[0142]

MOS型固体撮像素子100cの動作は、転送用トランジスタ24に関する動

作を除き、第1の実施例のMOS型固体撮像素子100と同様である。したがって、他の動作についてはその説明を省略する。

[0143]

次に、第1の実施例の更に他の変形例によるMOS型固体撮像素子について図 8(b)を用いて説明する。

[0144]

図8(b)は、本変形例によるMOS型固体撮像素子100dにおいて光電変換素子10に付設されるスイッチング回路部20aの一例を概略的に示す等価回路図である。

[0145]

同図に示したように、MOS型固体撮像素子100dにおいては、電源電圧供給配線31に行選択用トランジスタ22が接続され、出力用トランジスタ21は行選択用トランジスタ22と出力用信号線30との間に接続されている。行選択用信号配線25は、光電変換素子行の1行毎にこの光電変換素子行に沿ってその上側(図中での上側)に1本ずつ配設されている。これらの点以外は、図8(a)に示したMOS型固体撮像素子100cと同様である。

[0146]

このため、MOS型固体撮像素子100dについては、スイッチング回路部20dの等価回路図を概略的に図8(b)に示し、他の箇所の図示を省略する。図8(b)に示した構成要素のうちで既に図8(a)に示したものについては、図8(a)で用いた符号と同じ符号を付してその説明を省略する。

[0147]

MOS型固体撮像素子100dの動作自体は、図8(a)に示したMOS型固体撮像素子100cと同様である。したがって、その動作については説明を省略する。

[0148]

次に、第2の実施例によるMOS型固体撮像素子について、図9および図10 を用いて説明する。

[0149]

図9は、第2の実施例によるMOS型固体撮像素子200を模式的に示す平面 図である。

[0150]

図10は、図9に示したMOS型固体撮像素子200において光電変換素子10に付設されるスイッチング回路部20の一例を概略的に示す等価回路図である

[0151]

第2の実施例によるMOS型固体撮像素子200は、(i) 光電変換素子列11の2列毎に、これら2列の光電変換素子列11の平面視上の間に出力用信号線30が1本ずつ配設されている点、(ii)光電変換素子列11の2列毎に、これら2列の光電変換素子列11の平面視上の間に電源電圧供給配線31が1本ずつ配設されている点、(iii) 1本の出力用信号線30に1個ずつA/D変換部40が配設されている点、および、(iv) 1本の出力用信号配線30に1個ずつ負荷トランジスタ35(負荷トランジスタ35については図4参照)が配設されている点で、第1の実施例のMOS型固体撮像素子100と異なる。

[0152]

相隣る2列の光電変換素子列11の平面視上の間を「光電変換素子列間」と呼ぶものとすると、図示のMOS型固体撮像素子200においては、出力用信号線30と電源電圧供給配線31とが、異なる光電変換素子列間に形成されている。 出力用信号線30と電源電圧供給配線31とは、同じ光電変換素子列間に形成することも可能である。

[0153]

上記(i) ~(iv)の各点を除いた構成は第1の実施例のMOS型固体撮像素子100と同様であり、その動作も第1の実施例のMOS型固体撮像素子100と同様である。

[0154]

このため、MOS型固体撮像素子200については、図9または図10に示した箇所以外の箇所の図示を省略する。図9または図10に示した構成要素のうちで既に図1(a)または図2に示したものについては、図1(a)または図2で

用いた符号と同じ符号を付してその説明を省略する。MOS型固体撮像素子20 0の動作についても、その説明を省略する。

[0155]

次に、第2の実施例の変形例によるMOS型固体撮像素子について図11を用いて説明する。

[0156]

図11は、本変形例によるMOS型固体撮像素子200aにおいて光電変換素子10に付設されるスイッチング回路部20の一例を概略的に示す等価回路図である。

[0157]

同図に示したように、MOS型固体撮像素子200aにおいては、電源電圧供 給配線31が、光電変換素子行の1行毎にこの光電変換素子行に沿って1本ずつ 配設されている。この点以外は、図9および図10を用いて説明した第2の実施 例のMOS型固体撮像素子200と同様である。

[0158]

このため、MOS型固体撮像素子200aについては、スイッチング回路部20の等価回路図を概略的に図11に示し、他の箇所の図示を省略する。図11に示した構成要素のうちで既に図9または図10に示したものについては、図9または図10で用いた符号と同じ符号を付してその説明を省略する。

[0159]

MOS型固体撮像素子200aは、出力用信号線30と電源電圧供給配線31 とを交差させて配置するため、別の配線層を必要とする。

[0160]

しかしながら、MOS型固体撮像素子200aの動作自体は第2の実施例のMOS型固体撮像素子200と同様である。したがって、その動作については説明を省略する。

[0161]

なお、図示を省略するが、第2の実施例のMOS型固体撮像素子200についても、図8(a)または図8(b)を用いて説明したMOS型固体撮像素子10

0c、100dと同様に、スイッチング回路部20の各々を、出力用トランジスタ21、行選択用トランジスタ22、リセットトランジスタ23および転送用トランジスタ24の計4個のトランジスタを用いて構成することができる。

[0162]

これら4個のトランジスタを用いて1個のスイッチング回路部を構成した場合のMOS型固体撮像素子200は、既に説明したMOS型固体撮像素子100c、100dと同様にして動作させることができる。

[0163]

次に、第3の実施例によるMOS型固体撮像素子について図12を用いて説明する。

[0164]

図12は、第3の実施例によるMOS型固体撮像素子210を概略的に示す断面図である。同図に示したMOS型固体撮像素子210は、第1の実施例のMOS型固体撮像素子100に光遮蔽膜80、色フィルタアレイ85、マイクロレンズアレイ90等を付設したカラー撮像用のMOS型固体撮像素子である。

[0165]

図12示した半導体基板1、光電変換素子10、行選択用信号配線25、リセット信号供給配線32の各断面は、図3に示したA-A線に沿ってMOS型固体 撮像素子100を切断したときの断面にほぼ相当する。

[0166]

図12に示したように、MOS型固体撮像素子210は、片面にp型ウェル1 aを備えたn型シリコン基板からなる半導体基板1を備えている。

[0167]

フォトダイオードからなる多数個の光電変換素子10が、半導体基板1に画素 ずらし配置されている。ただし、図12においては1個の光電変換素子10のみ が示されている。

[0168]

個々の光電変換素子10は、p型ウェル1aの所定箇所にn型領域10aを形成し、その表面にp⁺型層10bを形成することによって形成された埋め込み型

のフォトダイオードからなる。光電変換素子10の各々は、p型ウェル1aに形成されたチャンネルストップ領域2によって、平面視上取り囲まれている。

[0169]

例えば熱酸化膜からなる電気絶縁層3が、光電変換素子10が形成されている 側の半導体基板1表面に形成されている。

[0170]

MOS型固体撮像素子100についての説明の中で述べた各出力用トランジスタ21、各行選択用トランジスタ22、各リセットトランジスタ23、各行選択用信号配線25、各出力用信号線30、各電源電圧供給配線31および各リセット信号供給配線32が、電気絶縁層3の上方に配設されている。図12においては、1本の行選択用信号配線25と1本のリセット信号供給配線32とがみえている。これら行選択用信号配線25およびリセット信号供給配線32それぞれの表面には、例えば熱酸化膜からなる電気絶縁層4が形成されている。

[0171]

MOS型固体撮像素子100についての説明の中で述べた各負荷トランジスタ35、各A/D変換部40、バッファメモリ部50、走査部60および制御部70が、半導体基板1の所定箇所に形成されている。

[0172]

各光電変換素子10以外の領域で無用の光電変換が行われるのを防止するために、光遮蔽膜80が設けられている。光遮蔽膜80は、光電変換素子10それぞれの上方に1つずつ、開口部81を有する。

[0173]

光遮蔽膜80は、例えば、アルミニウム、クロム、タングステン、チタン、モリブデン等からなる金属薄膜や、これらの金属の2種以上からなる合金薄膜、あるいは、前記の金属薄膜同士または前記の金属薄膜と前記の合金薄膜とを組み合わせた多層金属薄膜等によって形成される。

[0174]

光遮蔽膜80とその下(半導体基板1側)にある半導体もしくは金属からなる 部材とは、電気絶縁層3もしくは電気絶縁層4または図示されていない電気絶縁 層によって絶縁されている。

[0175]

平坦化膜82が、開口部81を介して露出している電気絶縁層3および光遮蔽膜80を覆っている。平坦化膜82は、後述するマイクロレンズ91の焦点調節層としても利用される。平坦化膜82にインナーレンズを形成することも可能である。

[0176]

平坦化膜82は、例えばフォトレジスト等の透明樹脂をスピンコート法等の方法によって所望の厚さに塗布することによって形成される。

[0177]

色フィルタアレイ85が、平坦化膜82の上に形成されている。この色フィルタアレイ85は、カラー撮像を可能にする複数種の色フィルタを所定のパターンで形成したものである。このような色フィルタアレイとしては、3原色(赤、緑、青)系の色フィルタアレイ、および、いわゆる補色タイプの色フィルタアレイがある。

[0178]

光電変換素子10それぞれの上方に1個ずつ、所望色の色フィルタが配設されている。本実施例においては、赤色の色フィルタ86Rと、緑色の色フィルタ86Gと、青色の色フィルタ86Bとが所定の配置で配設されている。すなわち、緑色の色フィルタ86Gのみからなる色フィルタ列と、赤色の色フィルタ86Rと青色の色フィルタ86Bとが交互に配置された色フィルタ列とが交互に配置されている。行方向で見ると、緑色の色フィルタ86Gのみからなる色フィルタ行と、赤色の色フィルタ86Rと青色の色フィルタ86Bとが交互に配置された色フィルタ行とが交互に形成されている。個々の色フィルタ列は、光電変換素子列と同じ方向に延在する。

[0179]

図13(a)は、本実施例で使用されている色フィルタアレイ85における色フィルタの配列仕様を示す。図中のアルファベットR、G、Bは、個々の色フィルタの色を表している。このこの色フィルタアレイ85は3原色系の色フィルタ

アレイである。

[0180]

なお。図12においては、赤色の色フィルタ86Rと青色の色フィルタ86B とがみえている。

[0181]

色フィルタアレイ85は、例えば、フォトリソグラフィ法等の方法によって、 所望色の顔料もしくは染料を添加した樹脂(カラーレジン)の層を所定箇所に形 成することによって作製することができる。

[0182]

第2の平坦化膜88が、色フィルタアレイ85上に形成されている。第2の平 坦化膜88は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。

[0183]

マイクロレンズアレイ90が、第2の平坦化膜88の上に形成されている。このマイクロレンズアレイ90は、多数個のマイクロレンズ91によって構成されている。マイクロレンズ91は、光電変換素子10それぞれの上方に1個ずつ配置される。

[0184]

これらのマイクロレンズ91は、例えば、屈折率が概ね1.3~2.0の透明 樹脂(フォトレジストを含む。)からなる層をフォトリソグラフィ法等によって 所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張 力によって角部を丸め込ませた後に冷却することによって得られる。

[0185]

図示したMOS型固体撮像素子210は、光遮蔽膜80を有しているので、各 光電変換素子10以外の領域で無用の光電変換が行われるのを防止することがで きる。色フィルタアレイ85を有しているので、カラー画像用のデジタル画像デ ータを得ることができる。マイクロレンズアレイ90を有しているので、光利用 効率が高い。

[0186]

なお、3原色系の色フィルタアレイに代えて、いわゆる補色系の色フィルタアレイを用いることもできる。補色系の色フィルタアレイは、例えば(i) 緑(G)、シアン(Cy)および黄(Ye)の各色フィルタ、(ii)黄(Ye)、シアン(Cy)およびマゼンダ(Mg)の各色フィルタ、(iii)シアン(Cy)、緑(G)、黄(Ye)およびマゼンダ(Mg)の各色フィルタ、等によって構成することができる。

[0187]

図13(b)~図13(e)は、いわゆる補色系の色フィルタアレイにおける 色フィルタの配列仕様の例を示す。

[0188]

図13(b)は上記(i)の補色タイプの色フィルタアレイ87aにおける色フィルタの配列仕様の一例を示す平面図であり、図13(c)は上記(ii)の補色タイプの色フィルタアレイ87bにおける色フィルタの配列仕様の一例を示す平面図である。図13(d)は上記(iii)の補色タイプの色フィルタアレイ87cにおける色フィルタの配列仕様の一例を示す平面図であり、図13(e)は上記(iii)の補色タイプの色フィルタアレイ87dにおける色フィルタの配列仕様の他の一例を示す平面図である。図13(b)~図13(e)のそれぞれにおいても、図中のアルファベットG、Cy、Ye、Mgを囲んでいる各六角形が1つの色フィルタを示している。図中のアルファベットG、Cy、Ye、Mgは、個々の色フィルタの色を表している。

[0189]

上述した3原色系または補色タイプの色フィルタアレイを第1の実施例以外の 実施例もしくは変形例によるMOS固体撮像素子に設けることによっても、カラー撮像用のMOS型固体撮像素子を得ることができる。

[0190]

光遮蔽膜およびマイクロレンズアレイは、カラー撮像用のMOS型固体撮像素子を得るにあたっての必須の構成部材ではない。しかしながら、実用上は、光遮蔽膜およびマイクロレンズアレイを設けることが好ましい。

[0191]

白黒撮像用のMOS型固体撮像素子を得る場合も、実用上は、光遮蔽膜およびマイクロレンズアレイを設けることが好ましい。

[0192]

これまでに説明した実施例またはその変形例によるMOS型固体撮像素子は、いずれも、多数個の光電変換素子が画素ずらし配置されているMOS型固体撮像素子である。

[0193]

多数個の光電変換素子を画素ずらし配置した場合、1つの光電変換素子行は、 偶数列の光電変換素子のみ、または、奇数列の光電変換素子のみを含む。

[0194]

したがって、光電変換素子列の2列に1個ずつA/D変換部を配設することにより、対応する出力用トランジスタが発生した電気信号を個別に受け、対応するデジタル信号を発生させることができる。

[0195]

このとき、第1の実施例あるいは第2の実施例等を挙げて説明したように、A/D変換部の総数を光電変換素子列の総数の1/2に低下させることができる。 すなわち、A/D変換部の総数を従来の1/2に低下させることができる。

[0196]

その結果として、光電変換素子の実効的集積度を高めた場合であっても、高度な微細加工技術を用いることなくA/D変換部を形成することが可能になる。これに伴って、製造コストを抑制することが可能になる。

[0197]

以上、実施例またはその変形例によるMOS型固体撮像素子について説明したが、本発明は上述した実施例もしくは変形例に限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

[0198]

【発明の効果】

上述したように、本発明によれば、A/D変換部を内蔵したMOS型固体撮像素子の製造コストの増大を抑制しつつ光電変換素子の集積度を向上させることが

可能になる。

【図面の簡単な説明】

【図1】

図1 (a)は、第1の実施例によるMOS型固体撮像素子を模式的に示す平面 図であり、図1 (b)は、スイッチング回路部の1個を示す概念図である。

【図2】

第1の実施例によるMOS型固体撮像素子において光電変換素子に付設されるスイッチング回路部の一例を概略的に示す等価回路図である。

【図3】

第1の実施例によるMOS型固体撮像素子を構成する光電変換素子と当該光電変換素子に付設されるスイッチング回路部との平面配置の一例を示す概略図である。

【図4】

第1の実施例によるMOS型固体撮像素子におけるA/D変換部の1個、および、バッファメモリ部の一部を示す概略図である。

【図5】

第1の実施例によるMOS型固体撮像素子の動作に使用される各種の信号パルスの供給時期の一例を示すタイミング図である。

【図6】

第1の実施例の変形例によるMOS型固体撮像素子において光電変換素子に付 設されるスイッチング回路部の一例を概略的に示す等価回路図である。

【図7】

第1の実施例の他の変形例によるMOS型固体撮像素子において光電変換素子に付設されるスイッチング回路部の一例を概略的に示す等価回路図である。

【図8】

図8(a)は、第1の実施例の更に他の変形例によるMOS型固体撮像素子において光電変換素子に付設されるスイッチング回路部の一例を概略的に示す等価回路図であり、図8(b)は、第1の実施例の更に他の変形例によるMOS型固体撮像素子において光電変換素子に付設されるスイッチング回路部の一例を概略

的に示す等価回路図である。

【図9】

第2の実施例によるMOS型固体撮像素子を模式的に示す平面図である。

【図10】

第2の実施例によるMOS型固体撮像素子において光電変換素子に付設されるスイッチング回路部の一例を概略的に示す等価回路図である。

【図11】

第2の実施例の変形例によるMOS型固体撮像素子において光電変換素子に付 設されるスイッチング回路部の一例を概略的に示す等価回路図である。

【図12】

第3の実施例によるMOS型固体撮像素子を概略的に示す断面図である。

【図13】

図13(a)は3原色系の色フィルタアレイにおける色フィルタの配列仕様の一例を示す平面図であり、図13(b)、図13(c)、図13(d)および図13(e)は、それぞれ、補色タイプの色フィルタアレイにおける色フィルタの配列仕様の一例を示す平面図である。

【符号の説明】

1…半導体基板、 10…光電変換素子、 11…光電変換素子列、 12… 光電変換素子行、 20、20 a…スイッチング回路部、 21…出力用トランジスタ、 22…行選択用トランジスタ、 23…リセットトランジスタ、 24…転送用トランジスタ、 25…行選択用信号配線、 30…出力用信号線、


31…電源電圧供給配線、 32…リセット信号供給配線、 33…転送信号


供給配線、 40…A/D変換部、 41…サンプル/ホールド回路部、 43 …キャパシタ(コンデンサ)、 45…A/Dコンバータ、 46…比較器、 47…ラッチ回路、 50…バッファメモリ部、 60…走査部、 70…制御部、 80…光遮蔽膜、 85、87a、87b、87c、87d…色フィルタアレイ、 86R…赤色の色フィルタ、 86B…青色の色フィルタ、 90…マイクロレンズアレイ、 91…マイクロレンズ、 100、100a、100b、100c、100d、200、200a、210…MOS型固体撮像素子。

【書類名】


図面

【図1】







【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】



【図12】



【図13】



【書類名】

要約書

【要約】

【課題】 A/D変換部を内蔵した従来のMOS型固体撮像素子において光電変換素子の集積度を高めれば高める程、A/D変換部を形成する際に高度な微細加工技術が要求されるようになり、これに伴って製造コストが増大する。

【解決手段】 多数個の光電変換素子を複数行、複数列に亘って画素ずらし配置 し、前記複数の光電変換素子列の2列に1個ずつアナログ/デジタル変換部を配 設してMOS型固体撮像素子を得る。

【選択図】 図1 (a)

出願人履歴情報

識別番号

[391051588]

1. 変更年月日

1991年 7月31日

[変更理由]

新規登録

住 所

宫城県黒川郡大和町松坂平1丁目6番地

氏 名

富士フイルムマイクロデバイス株式会社

出願人履歴情報

識別番号

[000005201]

1. 変更年月日

1990年 8月14日

[変更理由]

新規登録

住 所

神奈川県南足柄市中沼210番地

氏 名

富士写真フイルム株式会社